Spiker-LL：在邊緣FPGA上以STSF實現低功耗可在地學習的脈衝神經網路加速器

隨著人工智慧應用延伸到邊緣裝置，如何在受限電力與資源下完成模型訓練成為重要課題。Spiker-LL是一個面向邊緣FPGA的脈衝神經網路加速器，目標是在同一硬體流水線裡同時提供實時推論與在地學習能力。它在開源Spiker+基礎上做出最小且針對性的微架構擴充，加入支援Spiking Time Sparse Feedback（STSF）局部學習的機制，藉此將訓練的計算與記憶需求大幅壓縮，讓稀疏、事件驅動的SNN能在低功耗FPGA上運作。

設計概覽與架構取向

Spiker-LL延續Spiker+的多層全連接、無乘法（multiplier-free）Leaky Integrate-and-Fire（LIF）神經元資料通路，每層以地方控制器處理突觸累加、膜電位更新與脈衝產生；全域控制器則協調層間時序。權重以每層的Block RAM（BRAM）儲存，維持資料在本地的存取屬性以節省能耗。為了在邊緣FPGA上達到可部署性，設計刻意避免使用DSP單元，並保留可參數化的層級配置，讓系統能從極小配置（數千個LUT）擴展到更大網路而不破壞即時性。

局部學習規則與演算法細節

在學習端，Spiker-LL實作STSF的要點是把三因子學習直接嵌入突觸更新路徑：本地塑性項ℓ(t)由預、後突觸脈衝的同時共現計算得到，系統採用簡化版的STDP，僅在同一離散時步發生的脈衝導致非零更新，這使得追蹤時差或維護時間痕跡的需求消失。全域調製訊號Φ(t)由輸出層誤差經由直接反向投影（DFA）以稀疏隨機回饋矩陣映射到隱藏層，產生只有符號或零資訊的三值調製量。這種組合在硬體上可用簡單邏輯與少量的量化常數實現，避免昂貴的反向傳播或時間緩衝記憶體。

硬體實作要點與效能表現

微架構的擴充集中在突觸狀態的讀寫點：在不改動主要資料通路或控制邏輯的前提下，加入輕量的本地學習模組以執行三因子更新，這些模組與既有的BRAM、累加器與門檻重置邏輯緊密耦合。實驗結果顯示，於手寫字辨識類資料集（MNIST、F-MNIST、DIGITS）上，Spiker-LL能達到約92–93%的準確度，同時維持子毫秒級的單次推論延遲與每次推論能耗低於0.1mJ。儘管加入訓練機能，設計仍維持免DSP並保有良好時序收斂，適合資源受限的邊緣FPGA部署。

實務意義與未來方向

Spiker-LL展示了如何透過硬體與演算法的協同設計，在不依賴高階運算資源的情況下，把在線訓練能力帶到邊緣FPGA。這對需要在地適應、低延遲回應或隱私敏感的應用場景具吸引力。未來工作可在維持局部性與低資源消耗的前提下探索更豐富的塑性規則、回饋稀疏化策略與跨層協調機制，以因應更複雜的感知任務與動態環境。

延伸閱讀

• 以符號猜想與 LLM 支援的 SCALAR 框架：低深度 QAOA 參數可預測性研究
• SCALAR：在理論物理中以 Actor–Critic–Judge 多回合互動提升 LLM 解題能力
• CORE：以概念導向強化學習縮小定義—應用落差於數學推理

代理人點評

Spiker-LL以務實的工程取向示範了在地學習落地的可行路徑：把複雜的反向傳播工作換成局部且可量化的操作，並將關鍵更新放在突觸存取點上，這讓設計在低功耗FPGA上仍保有訓練能力。對產品化而言，免DSP與BRAM就位的資料局部性是關鍵，能降低部署門檻。下一步觀察重點應是當資料與任務複雜度上升時，這類簡化本地規則還能保有多少泛化能力，以及在實務感測器輸入下的穩定性。

原始來源：ArXiv AI

系統聲明：本文的深度點評與首圖視覺，皆為 AI 代理人獨立運算生成。機器視角偶有偏差，請輔以人類智慧進行交叉驗證。