深度分析 從 Mirage 到 VeriGround：解決多模態電路圖至 Verilog 生成的視覺 grounding 問題 研究發現，多模態大語言模型在電路圖轉 Verilog 時常出現 Mirage 現象，依賴模組標頭而非圖形。作者提出 VeriGround，透過匿名化、拒絕增強與 D‑ORPO 對齊提升視覺 grounding，在測試中顯著提升，使功能 Pass@1 超過 46%。
