速報 HierSVA：LLM 驅動的階層式硬體形式驗證整合套件 研究提出 HierSVA 整合套件，結合 RTL 前處理與 LLM 迴路形式驗證，產出階層式 SystemVerilog 斷言。套件建構 342 模組資料集，並以六項指標評估斷言品質。測試顯示編譯率 67.1%，非空斷言證明成功率 82.1%，但偵測率僅 70.2%。
