深度分析 ChipSeek：結合 EDA 回饋的強化學習 Verilog 生成與 PPA 最佳化 隨著大型語言模型在 RTL 產生上的應用增長，功能正確與硬體效率常難兩全。ChipSeek 以層級獎勵結合 EDA 反饋，透過 CDPO 強化學習提升模型同時達到高正確率與優秀 PPA 表現，於標準基準創下新紀錄。
