Verilog VeriCWEty：以向量嵌入與 LLM 驅動的 Verilog 行級 CWE 偵測 硬體設計的安全檢測面臨規模與語意辨識的雙重挑戰。VeriCWEty 採用針對 Verilog 微調的解碼器型大型語言模型（LLM）所產生的向量嵌入，將 CWE（Common Weakness Enumeration）以向量形式編碼，結合投票式自動標註與梯度提升分類器，在模組層與行級同時進行弱點偵測與定位。
